

主要產業總評：測試的黃金時代



- SOX 指數創歷史新高的同時，半導體測試市場由 AI 需求、先進封裝複雜度，提升雙重驅動的結構性上升週期。過去被視為成本中心測試環節，如今已成為影響晶片良率與效能的關鍵瓶頸，每顆晶片的測試時間與測試價值同步指數級攀升。
- 先進晶片封裝技術讓測試步驟倍增，HBM 的測試時間是傳統 DRAM 的 5 到 10 倍，系統級測試 (SLT) 也從過往的輔助角色躍升為主流。台灣供應商坐擁地緣優勢與技術領先地位，在這波浪潮中具備明確的受益條件，投行預測 2025 至 2028 年其 EPS 年複合成長率達 59%至 95%。
- 當 AI 晶片變得愈來愈複雜，每一顆晶片從晶圓廠出來到裝進你手中的裝置，中間都必須經過嚴格體檢。這個體檢的過程，正是半導體測試產業的核心，而它正在迎來一個結構性的轉捩點，半導體測試是這個趨勢下確定性相對較高的受益環節，可考慮透過半導體相關 ETF，間接參與這波產業升級趨勢。

■ 半導體測試支撐費半股票

2026 年 5 月，費城半導體指數 (SOX) 創下歷史紀錄，連續 18 個交易日上漲，4 月單月漲幅高達 38.4%。Intel、AMD、NVIDIA 等主要成分股財報全數亮眼，AI 需求從高端運算加速擴散至通用晶片。然而，在這波喧囂的漲幅背後，市場目光幾乎全部聚焦在晶片設計大廠身上，反而忽略了一個悄悄受惠、卻更具確定性的領域：半導體測試。

當 AI 晶片變得愈來愈複雜，每一顆晶片從晶圓廠出來到裝進你手中的裝置，中間都必須經過嚴格的體檢。這個體檢的過程，正是半導體測試產業的核心，而它正在迎來一個結構性的轉捩點。

■ 什麼是半導體測試？

很多人買過手機、電腦，卻從未想過裡面的晶片是怎麼被確認沒有問題的，這就是半導體測試要做的事。

簡單說，一顆晶片從矽晶圓上被切割下來之後，並不是直接就能用，必須先通過一連串的電性測試，確認它的功能正常、速度達標、雜訊在容許範圍內，才算是合格品。測試機就是負責對晶片「出題目」的設備，它會對晶片輸入各種訊號，再分析輸出結果，藉此篩選出瑕疵

品、對良品按規格分級，並幫助工程師找出製造流程中的問題。

測試貫穿整個製造過程，主要分成兩大階段：

晶圓探針測試 (CP)：在晶圓還沒切割成一顆顆晶片之前，先用探針卡※接觸晶圓上的每個晶粒，提早篩掉壞的，避免浪費後續封裝成本。通過測試的晶粒才稱為已知良好晶粒 (KGD)，進入下一個流程。

最終測試 (FT)：封裝完成後的晶片，還需要再次全面評估效能、速度與功耗。對於最高階的應用，還有系統級測試 (SLT)，把晶片放到模擬真實使用環境的測試板上，確認它在接近真實條件下也能正常運作。

測試的類型大致分為三種：直流參數測試 (確認基本電路有沒有斷路短路)、功能測試 (確認邏輯電路與記憶體讀寫正常，也是最耗時的環節)、以及交流參數測試 (確認訊號切換的速度與時序符合規格)。

■ 為什麼測試「突然」變得這麼重要？

半導體製程的微縮已逼近物理極限，2 奈米以下幾乎沒有多少空間可以繼續把電晶體縮小，但 AI 對算力的需求卻持續爆炸性成長。工程師的解法，是把多個晶片「堆疊」或「拼接」在一起，打造出更強的整體效能。這就


是所謂的先進封裝技術，包含 CoWoS※、2.5D/3D 堆疊，以及目前業界熱議的小晶片 (Chiplets) 架構。問題是，東西愈複雜，就愈難確保沒有問題。

圖 1 摩爾定律趨緩，A 系列開始為埃米



資料來源：Ctimes，2025

圖 2 2.5D 主流封裝以及 3D 封裝以 AMD 為主



資料來源：Fugle，2026/03


過去一顆晶片只需要一套測試流程，現在把 GPU 和 HBM 高頻寬記憶體封裝在一起，測試點就變成了好幾倍。小晶片架構讓每個晶片都必須在最終組裝前先個別測試一次，通過了才能繼續拼裝，一旦某個環節沒測出問題，等到整個封裝完成才發現瑕疵，報廢成本就非常可觀。

NVIDIA* 的 AI 晶片已經率先拉長了測試時間，AMD* 與各家 ASIC※設計商也陸續跟進。HBM 的測試時間是傳統 DRAM 的 5 到 10 倍，這意味著同樣一台測試機，要處理的工作量直接翻倍以上，整個測試生態系的需求因此出現了非線性的增長。

此外，共同封裝光學 (CPO) ※這個新技術的崛起，更在晶片測試流程中加入了多個全新的測試插入點，測試步驟從以往的 1 至 2 個增加至多達 4 個，進一步推高了整體的測試需求。

這就是為什麼，半導體測試從過去被視為製造流程中的「成本費用」，現在已經搖身一變，成為供應鏈中的關鍵瓶頸與價值驅動力。

圖 3 AI GPU 測試時間大幅提升



資料來源：MS，2026/03

產業鏈：誰在這條鏈上賺錢？

上游：晶片設計與製造

NVIDIA*、AMD*、Broadcom* 等公司設計 AI 晶片，交由台積電* 負責製造。這些設計商的需求愈旺盛，下游測試的需求就愈大。台積電* 的 CoWoS 先進封裝訂單飽滿，更是直接牽動了整個測試環節的工作量。

中游：封測廠

晶圓切割後的封裝與測試，由日月光*、京元電子* 等廠商負責執行。他們是測試設備與耗材的直接採購方，測試需求增加時，他們的採購量最為直接。

下游測試生態系 (核心受益者) 分為以下三類。


測試設備 (Automatic Test Equipment, ATE) 廠：負責製造測試機本體，全球龍頭包含 Teradyne* 與 Advantest*，台灣本土廠商以鴻勁* 為代表，主力產品是分類機 (Handlers)。分類機就像一個自動化的「搬運與定位系統」，把晶片送進測試機、維持穩定的溫度環境，讓測試機可以對晶片進行精確的電性測試。AI 晶片發熱量大幅提升，對分類機的熱管理能力要求更高，鴻勁* 的主動式熱控制 (Active Thermal Control, ATC) 技術因此成為競爭關鍵。

探針卡 (Probe Cards) 廠 (見圖 4,5)：探針卡是晶圓探針測試時，用來「接觸」晶圓表面的精密零件，就像醫生做心電圖時貼在身上的那些電極片，只不過精密程度高出數百倍。AI 晶片封裝尺寸愈大，探針卡所需的針腳數 (VPC 針數) 就愈多，對精密度的要求也愈高。旺矽* 是台灣探針卡的技術領導者，旗下的 MEMS 探針卡※是目前最先進的產品線。

測試座 (Sockets) 廠 (見圖 6,7,8)：測試座是最終測試時，固定晶片並建立電性連接的介面零件，消耗品的性質讓它具備較高的頻繁採購需求。隨著晶片封裝尺寸超


過 120x150mm，傳統測試座已無法應付，穎崴*的超高頻測試座 (Hypersocket) 正是針對這個需求開發的高單價產品。

圖 4 探針卡產品示意圖



資料來源：MPI，2026/05

圖 5 探針卡針腳數隨 AI 應用大幅攀升



資料來源：MS，2026/03

圖 6 測試座以及測試流程示意圖

Exhibit 66: Probe card for EIC die on PIC wafer for wafer-level testing for CPO





Exhibit 67: Wafer-level testing for optical engine




資料來源：MS，2026/03

圖 7 測試設備示意圖



資料來源：鴻勁，2026/05

圖 8 測試座針腳數亦隨 AI 應用大幅攀升



資料來源：MS，2026/03

※ 小晶片 (Chiplets)：把原本一顆完整晶片拆分成多個小模組，分別製造後再整合，可降低製造難度並提升良率。

※ HBM (高頻寬記憶體)：專為 AI 加速器設計的記憶體，採 3D 堆疊架構，速度極快但測試難度也倍增。

※ 探針卡：測試晶圓時與晶粒接觸的精密介面零件，一次可同時測試多個晶粒。

※ CoWoS：台積電的先進封裝技術，能將 GPU 與 HBM 整合在同一封裝體內，是 NVIDIA AI 晶片的核心技術之一。

※ ASIC：特定應用積體電路，指為特定用途客製化設計的晶片，Google、Amazon 等科技公司均有自製。

※ MEMS 探針卡 (微機電系統探針卡)：利用半導體微影製程製造的高精密探針卡，可達成極高針腳密度，適用於最先進節點的晶圓測試。

※ CPO (共同封裝光學)：將光學收發器與晶片封裝在一起的新技術，可大幅降低 AI 資料中心的功耗與延遲。

■ 三家台灣隱形冠軍的故事

台灣在半導體測試這條產業鏈上，有三家公司被市場認為是這波結構性成長的關鍵受益者。

鴻勁*為分類機市場的絕對龍頭

在 AI 和高效能運算 (HPC) 測試分類機市場，鴻勁的市占率高達約 70%，幾乎是半壁江山。它的客戶名單幾乎是 AI 晶片圈的超豪華陣容：NVIDIA*、AMD*、Broadcom*、Marvell*、Google*、Apple*，以及京元電子*與日月光*等封測大廠。

鴻勁*最核心的競爭力，在於它的熱管理技術。AI 晶片的功率密度愈來愈高，測試時產生的熱量也愈來愈驚人，鴻勁的主動式熱控制技術能在極寬的溫度範圍 (-70°C 至 +175°C) 下穩定運作，這個能力讓它在競爭對手中遙遙領先。隨著 AI 晶片測試時間拉長，一台分類機的使用強度提高，等同於替鴻勁帶來更多收入，而且這個趨勢由 NVIDIA*引領，正逐步蔓延至整個 AI 晶片供應鏈。預估 2025 至 2028 年營收年複合成長率為 67%，EPS 年複合成長率為 59%。

旺矽*為探針卡的技術先行者

成立於 1995 年的旺矽*，起家於實驗室探針台設備，後來跟著台積電 CoWoS 封裝的發展，果斷投資 MEMS 探針卡技術，成功從傳統設備商轉型為微機電系統 (MEMS) 元件公司。這個轉型決策，讓它在先進封裝浪潮中站上了最有利的地位。

旺矽*的核心產品是垂直探針卡 (VPC) 與 MEMS 探針卡。MEMS 技術能製造出極細、極精密的探針，是測試最先進晶片節點不可或缺的工具。隨著 AI GPU 和 ASIC 的封裝愈來愈大，需要接觸的針腳數也愈來愈多，旺矽 2026 年計畫將 MEMS 產能擴充至每月 300 萬針，顯示訂單能見度相當明確，1 月份 VPC 的訂單出貨比 (B/B Ratio) 高達 1.93，遠高於 1.0 的榮枯線。

值得一提的是，旺矽*也透過與 Advantest 合作，進軍 CPO 測試領域，等於在現有業務之外，擁有了一個潛力巨大的選擇權，但市場目前還沒有把這個可能性充分定價。預估 2025 至 2028 年營收年複合成長率為 66%，EPS 年複合成長率高達 94%。

穎崙*為測試座的高階化轉型

穎崙*的主力產品是測試座，佔其總營收約 70%，但真正讓它在這波 AI 浪潮中出頭的，是它開發的 Hypersocket (超高頻測試座)。

傳統測試座無法處理超過 120x150mm 的大封裝晶片，也無法應付 AI 晶片對極高頻訊號的測試需求，Hypersocket 正是為此而生。這類高階產品的單價遠高於傳統測試座，對穎崙的毛利率貢獻非常顯著。預期毛利率將從 2023 年的 37% 一路攀升至 2028 年的 54%，幾乎是換了一家公司的獲利結構。

此外，穎崙*也在積極自製測試插座彈簧針，預計 2026 年底前將自製產能擴充至每月 900 萬針，這個垂直整合策略不僅能縮短交期，也能提升對成本的掌控力。預估 2025 至 2028 年營收年複合成長率為 71%，EPS 年複合成長率為 95%。

參考晶圓代工與半導體相關 ETF

對於不熟悉半導體個股但想參與這波浪潮的散戶投資

人，有幾個思考方向值得參考：

台灣本土半導體相關 ETF (如 00929、00830 等) 或美股的 SOXX 等半導體 ETF，都提供了一個分散風險的方式，讓你不需要押注單一公司，就能間接受惠於整個半導體產業的成長。當 SOX 指數本身就在創新高，這些 ETF 的整體表現已相當程度反映了市場共識。

如果對個股有興趣，需要理解的是，鴻勁*、旺矽*、穎崙*這 3 家公司目前的預估本益比都在 40 至 60 倍以上，這個估值建立在 AI 需求持續強勁以及未來幾年 EPS 大幅成長的雙重假設上。一旦其中任何一個假設打折，股價的修正幅度通常也會相當劇烈。

值得長期觀察的核心邏輯只有一個：晶片愈複雜，測試就愈不可或缺，每顆晶片的測試價值也會持續提升。這個邏輯不依賴某一家公司的成敗，也不依賴 AI 泡沫是否破裂，它是半導體工程物理上的必然，是這個產業最穩固的長期成長基礎。

附表：主要股票市場預估

主要市場預估方面，我們上修三大股市指數 2Q26 收盤價預測，亦上修全年年底指數預估值，因半導體相關產業近期 1Q26 財報獲利及全年展望大幅優於預期。(見表 1)

表 1 預估 2026 年股價報酬表現

指數	2026 5/12	2026 2Q	2026 3Q	2026 4Q	2027 1Q	2026 年YTD	2026年
台灣加權	41790	42693	37352	44290	44726	41790	44290
漲跌幅%		34.6	-12.5	18.6	1.0	44.3	52.9
S&P500	7399	7831	6915	7729	7758	7399	7729
漲跌幅%		19.9	-11.7	11.8	0.4	8.1	12.9
費半	11776	11142	9577	11927	12775	11776	11927
漲跌幅%		46.8	-14.0	24.5	7.1	66.2	68.4

資料來源：台北富邦銀行投資研究部，2026/5/11

註 1：當季看漲預估當季最高點，當季看跌預估當季最低點

註 2：季漲跌幅和前一季底值相比

註 3：年漲跌幅和前一年底值相比

本文係由台北富邦銀行提供，係根據市場公開資訊依據專業判斷所為，報告結果僅供讀者參考，並不構成要約、招攬、邀請、宣傳、誘使或任何不論種類或形式之表示、建議或推薦，本文亦不為獲利之保證，讀者個人投資決策仍需自行判斷並承擔風險。本文內容台北富邦銀行不保證其正確性及完整性，並所載述之內容台北富邦銀行保有隨時予以更正或撤回之權利。任何人不得以因信賴該等資料做出投資決策為由，向台北富邦銀行主張任何權利或提出訴訟。另台北富邦銀行保留本文之一切著作權，禁止讀者以任何形式引用、抄襲、複製及轉寄第三人。